Under de kommande åren kommer fokus på stationära och serverprocessorer att skifta mindre mot frekvenser och mer mot Hur många kärnor får plats i varje chiplet?Läckor om den kommande AMD Zen 6-arkitekturen pekar just i den riktningen: en intern omdesign som maximerar det tillgängliga utrymmet inom varje CCD, utan att behöva introducera en ny sockel eller helt ändra plattformen.
Det som är slående med dessa data är inte bara det vanliga generationssprånget, utan det faktum att AMD skulle vara villiga att bryta barriären med 8 kärnor per chiplet vilket den har använt sedan Zen 2. Om det bekräftas kommer hjärtat i nästa Ryzen och EPYC att vara tätare, med fler kärnor och mer L3-cache på i stort sett samma kiselyta, något som kan ha en direkt inverkan på konsument- och professionella marknaden i Spanien och resten av Europa.
Från 8 till 12 kärnor per chiplet: Zen 6:s nya CCD
De olika läckorna är överens om en viktig punkt: Varje Zen 6 CCD skulle integrera 12 CPU-kärnor och 48 MB L3-cache.Detta representerar en ökning med 50 % av både antalet kärnor och mängden L3-cache jämfört med det klassiska schemat med 8 kärnor och 32 MB som har upprepats i Zen 2, Zen 3, Zen 4 och Zen 5.
Denna ökning öppnar dörren för konsumentprocessorer med upp till 24 kärnor och 96 MB "platt" L3-cache genom den vanliga tvåchipskonfigurationen. I en stationär dator inriktad på innehållsskapande, hemvirtualisering eller krävande spel, skulle det kärntaket på AM5-plattformen sätta AMD i en mycket konkurrenskraftig position gentemot Intel-alternativDetta gäller även på marknader som Spanien, där avancerad utrustning har blivit vanligare.
I den professionella miljön går spelet ännu längre. En mer tungt belastad CCD möjliggör design av EPYC-processorer med högre totalt antal kärnor med färre chipletsEller bibehåll antalet CCD:er och öka antalet trådar för AI, dataanalys eller intensiva virtualiseringsarbetsbelastningar. Att minska antalet komponenter per processor, men göra var och en mer kapabel, förenklar topologin och kan hjälpa till med värmehantering.
För närvarande är hela detta scenario baserat på inofficiell information, även om källorna pekar i samma riktning: Hoppet från 8 till 12 kärnor per chiplet skulle vara möjligt.AMD har ännu inte detaljerat den exakta konfigurationen av Zen 6, så det är lämpligt att ta denna information med försiktighet tills det finns formella tillkännagivanden.
En tätare 2nm CCD: 76 mm² för 12 kärnor och 48 MB L3-cache
Utöver antalet kärnor är en av de aspekter som har väckt mest uppmärksamhet den uppskattade storleken på den nya CCD:n. Läckta data tyder på att Zen 6-chipleten kommer att vara runt... 76 mm² yta, jämfört med cirka 71 mm² för Zen 5. På pappret är den 7%-iga yttillväxten blygsam jämfört med ökningen av interna resurser.
Nyckeln finns i TSMC N2 tillverkningsprocessDet vill säga den 2 nm-process där CPU-chipleten skulle produceras. Den högre transistortätheten jämfört med Zen 5 N4-noden skulle möjliggöra fler kärnor och cache utan att storleken ökar avsevärt, så att en 12-kärnig, 48 MB CCD Den skulle bara vara några kvadratmillimeter större än den nuvarande 8-kärniga 32 MB-processorn.
När man ser tillbaka blir fokusförändringen tydligare. Med Zen 3, tillverkad med en 7nm-process, en 8-kärnig CCD med 32 MB L3-cache som upptas cirka 83 mm²Zen 4, vid 5 nm, minskade den siffran till cirka 72 mm² samtidigt som den bibehöll samma interna konfiguration, och Zen 5 förfinade designen ytterligare till cirka 71 mm² med N4. Nu, med Zen 6, är idén inte längre så mycket att minska ytan, utan utnyttja noden för att få plats med mer innehåll i en något större tärning.
Denna balans mellan storlek och kapacitet har tydliga ekonomiska konsekvenser. Att hålla chipleten relativt kompakt bidrar till att spara ett stort antal CCD:er per wafer, vilket förbättrar produktionskostnaderna och kiselutnyttjandet. För slutanvändaren innebär detta större utrymme att erbjuda processorer med många kärnor utan att priset skjuter i höjden.
En annan relevant poäng från dessa läckor är att Zen 6 skulle fortfarande passa in i AM5-plattformenAtt bibehålla kompakta dimensioner och rimliga temperaturkrav gör det enklare för moderkort och kylsystem som redan är installerade i Spanien och Europa att förbli giltiga, vilket är viktigt för dem som planerar att uppgradera sin processor utan att ändra resten av sin utrustning.
Från Zen 2 till Zen 6: hur chiplet-konceptet utvecklas
För att förstå omfattningen av den föreslagna förändringen är det bra att granska AMDs historia med dess modulära design. Zen 2 introducerade chiplet-konceptet I Ryzen-serien användes 2 × 4-kärniga CCD-kretsar (totalt 8) och 32 MB L3-cache, med en ungefärlig yta på 77 mm² i 7 nm. Det representerade ett brott mot traditionella monolitiska chips.
Zen 3 behöll de 8 kärnorna och 32 MB, men omorganiserade den interna cachestrukturen: Alla kärnor delade sedan ett enda L3-blockIstället för att arbeta med två separata delmängder ökade CCD-storleken till cirka 83 mm², men i gengäld minskade interna latenser och prestandan för spel och multitasking förbättrades avsevärt.
Med Zen 4 och Zen 5 valde företaget att behålla formeln med 8 kärnor och 32 MB L3-cache per chiplet, med fokus på förfina tillverkningsprocesser (5 nm och 4 nm) och justera brickstorleken. Resultatet blev en progressiv minskning av arean till cirka 71–72 mm², med förbättringar av effektivitet och frekvenser, men utan att ändra den grundläggande enheten som stödde intervallet.
Om Zen 6 äntligen antar en 12-kärnig CCD och 48 MB L3-cache, skulle vi titta på Första större omdesignen av den nyckelkomponenten sedan 2019Det skulle inte handla om att byta sockel eller byta namn på produkten, utan om att modifiera vad som faktiskt får plats i varje chiplet, och bibehålla den modulära filosofi som har definierat Ryzen och EPYC de senaste åren.
Detta steg skulle göra det möjligt för AMD att spela med mycket mer flexibla konfigurationer: från stationära modeller med ett enda chiplet och 10 eller 12 kärnor till varianter med dubbla CCD-processorer som når 20 eller 24 kärnor utan att komplicera designen alltför mycket. I högpresterande servrar och arbetsstationerAtt lägga till fler kärnor per CCD passar in i trenden att öka densiteten utan att öka antalet chiplets per processor.
Latens, cache och 3D V-Cache: vad som förändras i prestanda
Att lägga till fler kärnor till varje chiplet påverkar inte bara det totala antalet trådar. Det ändrar också hur de bearbetas. Kärnorna kommunicerar med varandra och får tillgång till dataGenom att dela en enda 48 MB L3-cache över 12 kärnor minskas behovet av att trafik hoppar från en CCD till en annan, vilket vanligtvis bestraffar latensen och komplicerar trådschemaläggning under vissa arbetsbelastningar.
I mycket parallella scenarier – kompilering, rendering, lätta virtuella maskiner eller helt enkelt arbete med flera tunga applikationer samtidigt – kan den här integrationen hjälpa till att mer arbete löses inom en enda chipletFärre CCD-korsningar resulterar vanligtvis i jämnare svarstider och bättre användning av den delade cachen, förutsatt att operativsystemet kan distribuera trådar väl.
Ökningen av L3-cache från 32 till 48 MB per chiplet svarar på behovet av att driva ett större antal kärnor. Om bara antalet kärnor ökades utan att cachen utökadesDet skulle lätt bli en flaskhals för åtkomst till huvudminnet under vissa arbetsbelastningar. Siffran 48 MB presenteras som en rimlig medelväg: mer kapacitet för att hålla data nära processorn, men utan att göra CCD:n för stor eller komplex att tillverka.
Till allt detta läggs möjligheten, som redan nämnts i flera läckor, att se Zen 6-versioner med 3D V-cacheI nuvarande generationer staplar AMD en extra L3-cachechip ovanpå chipleten för att mångdubbla den tillgängliga cachen, en teknik som har visat sig effektiv i spel. Tillämpat på den nya 12-kärniga arkitekturen sägs detta... upp till 144 MB L3 per CCD (48 MB bas + 96 MB stackat), vilket skulle placera tvåchiplet-processorerna på cirka 288 MB L3.
Inom spelbranschen, särskilt i titlar som är starkt beroende av hur cachade data hanteras, Denna kombination av fler kärnor och mer lokalt L3 Detta kan bidra till att stabilisera bildrutor och minska latenstoppar i hektiska scener. För professionella uppgifter – från videoredigering till simuleringar – leder det vanligtvis också till mer förutsägbara bearbetningstider att ha mer data "närmare" kärnorna.
Förväntad påverkan på Ryzen, EPYC och den europeiska marknaden
De färdplaner som har cirkulerat positionerar Zen 6 som grunden för framtida familjer som t.ex. Olympic Ridge stationär dator y Medusa Point på bärbara datorermed en tidshorisont som pekar mot 2026. Även om de kommersiella namnen och specifika sortimenten för Europa ännu inte är slutförda, verkar den allmänna riktningen tydlig: fler kärnor per chiplet som hörnstenen i erbjudandet.
På stationära datorer skulle detta göra det möjligt för AMD att pressa mellanregistret mot 10- eller 12-kärniga konfigurationer i modeller med en enda CCD, reserveras konfigurationerna med dubbla chiplets för 16, 20 eller 24 kärnor. För användare i Spanien som De sätter ihop sitt eget lag Eller om de bara uppgraderar processorn är möjligheten att få tillgång till fler kärnor i prisklassen som traditionellt upptas av 6 och 8 kärnor särskilt attraktiv.
I bärbara datorer är tillvägagångssättet annorlunda eftersom designen tenderar att vara mer integrerad och prioriteten är att begränsa strömförbrukningen. Ändå öppnar densitetssprånget som 2nm-noden erbjuder dörren till tunna och lätta enheter med mer flerkärnig prestandautformad för produktivitet, avancerade kontorsprogram och ljusredigering, mycket vanliga användningsområden bland yrkesverksamma och studenter i Europa.
Inom servrar och datacenter, segment där AMD har fått fotfäste i Spanien och andra EU-länder, passar en 12-kärnig CCD in i en strategi baserad på Mer prestanda per watt och per rackenhetFärre chiplets per processor, men med mer kraft per processor, förenklar interna sammankopplingar och kan underlätta kylning i rack med hög densitet.
I avsaknad av officiella uppgifter om KPI och frekvenser pekar läckorna på tvåsiffriga förbättringar av cykelprestanda Jämfört med Zen 5 är möjligheten att uppnå små frekvensökningar samtidigt som strömförbrukningen hålls under kontroll tack vare 2nm-processen redan ett plus. Om denna kombination av fler kärnor, mer cache och bättre IPC blir verklighet, skulle pressen på konkurrenterna bli betydande inom alla segment.
Strömförbrukning, minne och tekniska aspekter att se upp med i Zen 6
En återkommande fråga när man diskuterar att lägga till kärnor och cache är vad som händer med energiförbrukningen. Information som hittills släppts tyder på att Det skulle inte bli några drastiska TDP-ökningar jämfört med Zen 5 inom jämförbara intervall. Hoppet till nod N2 bör möjliggöra kompensation för det större antalet transistorer med högre effektivitet per watt.
I minnesavsnittet, möjligheten till en Förbättrad styrenhet för att stabilisera och ytterligare optimera RAM-frekvenserGenom att bibehålla den klassiska tvåkanalskonfigurationen på konsumentplattformar märks ett mer förfinat minnesundersystem i både spel och professionella applikationer som hanterar stora datamängder.
Utöver siffrorna ligger utmaningen i hur allt kombineras i slutprodukten. En tätare chiplet behöver mer än bara en bra tillverkningsprocessDen har också noggrann design av strömförsörjning, värmedistribution och intern routing för att undvika flaskhalsar. AMD:s tidigare erfarenheter med Zen 3 och varianter med 3D V-Cache indikerar att företaget redan har tagit itu med några av dessa utmaningar.
I det europeiska sammanhanget, där regleringar för energieffektivitet och förbrukning blir allt viktigare, för att erbjuda mer prestanda utan att elräkningen skjuter i höjden Detta är ett viktigt argument för både individer, företag och datacenter. Om Zen 6 lyckas bibehålla liknande strömförbrukning som Zen 5 samtidigt som antalet kärnor per chiplet ökar, skulle den kunna passa väl in i nuvarande EU-regleringskrav.
Det är dock värt att komma ihåg att tillgänglig data kommer från läckor och prognoser som kan komma att justeras när AMD officiellt presenterar arkitekturen. Fram till dess bör allt som rör slutgiltigt antal kärnor, cachestorlekar och frekvenser tolkas med viss försiktighet.
Med all information som har läckt ut, Zen 6 ser ut att bli en generation fokuserad på att öka densiteten och flexibiliteten hos chipletsMer än bara synliga förändringar utifrån, pekar den potentiella övergången till 12 kärnor och 48 MB L3-cache per CCD, användningen av TSMC:s 2nm-process och bibehållandet av en mycket kompakt chiparea på en plattform redo att erbjuda fler kärnor och mer cache utan att kräva en fullständig systemöversyn. Om företaget lyckas översätta dessa idéer till kommersiella produkter och bibehåller AM5-kompatibilitet, kan användare och företag i Spanien och Europa dra nytta av en rad processorer som kan skala upp kärnor bättre, kontrollera strömförbrukningen och fortsätta att förlita sig på samma ekosystem av moderkort och kylsystem.
